HIGH-SPEED INTEGRATED SIMULATION SYSTEM IN PLURAL SIMULATORS

10/761207 10/761207 012204

Patent number:

JP9179890

Publication date:

1997-07-11

Inventor:

NARITA HIROKI

Applicant:

NEC CORP

Classification:

- international:

G06F17/50

- european:


Application number: JP19950350130 19951223

Priority number(s):

Abstract of JP9179890

PROBLEM TO BE SOLVED: To reduce the transmission/reception of data between simulations and to execute the simulation at high speed by using plural simulators corresponding to respective sub-blocks so as to execute the simulation as against a new simulation model which is generated by means of removing an extracted unrequired signal.

SOLUTION: A system is provided with sub-block storing means 1, 2, 7 and 8, top block storing means 3 and 9, an unrequired signal extracting means 4, an unrequired signal storing means 5, an unrequired signal internal processing means 6, an integrated simulation executing means 10, etc. Then, the signal which is not logically used in a top block and the signal which does not observe a simulation result are extracted and the simulation model where the extracted signals are removed from the interface signal of the respective sub-blocks is generated. The plural simulators corresponding to the respective sub-blocks are used and the simulation is executed as against the simulation model.



THIS PAGE BLANK (USPTO)

8

€ 糚 4 监 华 噩 (E)

(18) 日本西本野子 (1 b)

(11)特許出願公閒番号

特開平9-179890

(43)公開日 平成9年(1997)7月11日

664L

G06F 15/60

广文教育等

如別記号

G08F 17/50


(全 7 頁) 搬水班の数3 FD 楔

	日本電気株	
000004237	用金融3.48.53.54. 果成都地区产工厂目7番1号 其次都地区产工厂目7番1号 日本电台株 对实物地区产工厂目7番1号 日本电台株 对金社均	
(71) 出題人 000004237	日本福祉 東京市 (72)発明者 東京田 投 東京都 東京都 144年 (74)代理人 弁理士	
徐赋平7-350130	平成7年(1995)12月28日	
(21) 出版等年	(22) 出版日	·

複数のシェコアータにおける相当概合ショコアーション方式 (54) (発明の名称)

【棋題】 一つのモデルを分割した複数のサブブロックに 4. ながした複数のシミュワーケや用いたシミュワーション する際シミュレータ間のデータの法受信を削減しシミュ フーションや超磁行する。

創除した各サブブロックと各サブブロックの接続情報を 配述したトップブロックに対してそれぞれのサブブロッ 用佰号やシミュレーション結果を観測しない佰号を抽出 **する手段と、不要信号を各サププロックのインターフェ** ース信号から趙琛し各サブブロックから外部に出ないよ うにする手段と、不要信号をインターフェース信号から クド対応した複数のツミュフータを用いてシミュレーツ [解決手段] トップブロックモデルより各サブブロック のインターフェース信号の中からトッププロック む不使



(特許請求の範囲)

間水頂 1】 一しのシミュフーションモデアを複数のサ **グブロックに分割し、複数のシミュレータに割り当てて** シミュレーションを行うシミュレーション方式におい **加配複数のサブブロックの各サブブロック間の接続情報** を記述するトップブロックモデルより、前配各サブブロ ックのインターフェース信号の中から前配トッププロッ ケで倫理的に用いられていない信号及び/又はシミュレ ・ション結果を観測対象としない不要の信号を抽出する **ド要信号抽出手段と** 怕記不要信号抽出手段により抽出された信号を、前記各 ナブブロックのインターフェース信号から削除して前記 ナブブロックから外部に出力されないように処理する不 要信号処理手段と、

s備えたことを特徴とする複数のシミュレータにおける 前記不要信号処理手段により作成された、前記トップブ ロックで用いられていない信号及び/又はシミュレーシ ョン結果が観測対象とされない。信号を、前記インターフ **ェース信号から除いた、前配各サブブロックと、前配複** kのサブブロックの各サブブロック間の接続情報を記述 ノたトップブロックと、に対して、それぞれのサブブロ ックに対応した複数のシミュレータを用いてシミュレー /ョンを行うシミュレーション実行処理手段と、

0004

'豬水項2] 前配不要偕号处理手段が、前配不要倡号抽 出手段により抽出された信号 (「不要信号」という)を 1記インターフェース信号として宣言する配述から削除 **私選紙台シミュアーション方式。**

ことを体徴とする請求項1配載の複数のシミュレータに /一ト回路の出力を、論理的に有意味とされない信号レ ルで用いられない信号であるか、又は観測対象とされな い信号であるかの種類と共に所定の配館領域に格納する 「アプァベシの回路プロックの田力又はゲートァベラの ペルに固定することを特徴とする請求項1 記載の複数の ックで用いられていない信号及び/又はシミュレーショ ン結果を観測対象とされない信号についてそれぞれ、該 11号の信号名、蚊信号がインターフェース信号として接 **売されるサブブロック名、及び敬信号が前配トップレベ** -ると共に、前記不要信号に出力が接続されているピヘ 【請求項3】前紀不要信号抽出手段が、前紀トッププロ ンミュレータにおける超過複合シミュレーション方式。 おける高速統合シミュワーション方式。

[発明の詳細な説明]

ションモデルを複数のサプブロックに分割し、複数のシ コフータに動り当てトシミュレーションする統合シミ |発明の属する技術分野||本発明は、一つのシミュアー 4フーション七代に図する。 【従来の技術】この種の従来の複数のシミュレータを使

用してなる統合シミュワーション方式においては、複数 のシミュレータを、各シミュレータ毎に処理した全結果

データを送受信しながら制御することにより行ってい

しいたは回想処理が無駄になるという問題点を解消すべ シミュワーションの回越東行起館方式として、宗朱の回 行しているため、プロセン内での函数呼び出しによる実 く、複数のシミュレータ(異種シミュレータ)間の全デ - タの送受信と管理に相当する機能を関数呼び出しで行 英現してなる異鑑シミュレータの同期実行制御方式が提 を任君に接続し、猹々の記述が混在して表現されている 回路記述をシミュレーションナることに適用し待る異額 タの同期をとることから、イベントが発生しない時刻に い、シミュレータを単一プロセスで統合することにより は、ハードウェア記述哲語、ゲートレベル回路記述等名 期実行制御方式がデータの送受信をプロセス関通信で受 行速度よりも遅くなり、最小時刻単位毎に全シミュレー 4 異なる記述を処理するイベントドリブンシミュレーケ |0003||また、特開平5-258002号公報に 素されている。 【発明が解決しようとする課題】上述した従来の複数の 国のうち、複数のシミュアータ間でのシミュアーション ゲータの送受信にに敷やされる時間の割合が大きく、高 **恵にシミュレーションが出来ない、という問題点を有し** 各シミュレータ毎に処理したシミュレーションデータ全 問むの法政信が多数発生し、全体のシミュワーション時 部を各シミュワーク関で送受信するため、シミュレータ シミュワーケを使用した統合シミュワーション方式は

いても、シミュレーションデータの異種シミュレータ間 【0005】一方、上記特開平5-258002号公報 に提案される異種シミュレータの同期実行制御方式にお

[0006] また、上配時開平5-258002号公報 **た 截繋 される 紋米の 方式 において は、シミュレータ 間の** データの送受信と管理に相当する機能を関数呼び出しで **行うことが必須とされており、このため既存のシミュレ** レベルでの改造が必要とたり、開発工数が増大すると共 ュレータ等のソースコードが入手不可等の場合改造は不 **ータを統合する場合には、シミュレータのソースコード に、シミュレータに対して改造が困難(例えば陥埋シミ** 可能)な場合は、この従来の方式は適用できない。 での活受信数は変わらない。

るシミュレーションゲータの送受信を必要最低限に削減 することを可能として複数のシミュレータを用いた統合 【0007】従って、本発明は上配従来技術の問題点に 題みて為されたものであって、シミュレータ間で発生す ンミュフーションの超越化や強成する核合シミュフーシ

ョン方式を提供することを目的とする。

E

サブブロックに分割し、各サブブロックに対応した複数 ロックのインターフェース信号の中からトップブロック が記述されているトッププロックモデルより、各サプフ のシュュレータを使用してシュュレーションする統合シ め、本発明は、一つのシミュフーションモデルを複数の キデルに対して、それぞれのサブブロックに対応した格 要なサブブロック間の接換を削除したシミュレーション 処理手段により処理された、トッププロックにおいて不 不要信号抽出手段により抽出された信号情報より、トッ 果を観測しない信号を抽出する不要信号抽出手段と、額 **で発現的に使用されていない信号やツミュフーション**統 **ミュレーションにおいて、各サププロック間の接続情報** を称数とする複数のツミュワータにおける底涵統合ツミ 行する統合シミュレーション実行手段と、を備えたこと 数のシミュフーションを統合したシミュフーションを実 うに処理する不要信号内部処理手段と、該不要信号内部 ーフェース信号を、各サププロックから外部に出ないよ フーション結果が観測されない各サブブロックのインタ 【課題を解決するための手段】前記目的を達成するた 「フーション方式を提供する。 ソフロックで論理的に使用されていなかったり、シミュ

【作用】本現別は、上記様成のもと、袖出された不要信号を各サプブロックのインターフェース信号から削除してなる新たなジュュレーションモデルを作成し、この別たなジュュレーションモデルに対して、各サプブロックに対応した複数のジュュレータを使用してジュュレーションを行うことにより、ジュュレータ間で現在するジュレーションデータの送受信数を削減し、複数のジュュレータを用いた統合ジュュレーションの高速化を達成したものである。

[0010]

【発明の実施の形態】本発明の実施の形態を図面を参照 して以下に説明する。

【0011】図1は、本発明の一実施形態の構成を示す 3である。

[0012] こには、図2に示すようなジミュレージョンキデルに基づき、本発明の実施形態を説明する。
[0013] 図2を参照して、信号A~ドをインターフェース信号とするドヘイピアレベル記述のサブプロック BEと、信号G~Lをインターフェース信号とするゲートレベル記述のサブプロックGAと、を、トップフロックで、(A-G)、(B-H)、(C-I)、(D-J)、(E-K)で信号を相互に接続している。

【0014】図2(a)に示すように、ピペイピアレベルのサブプロックBEの仕様記述として、入力A、B、C、田力D、E、Fがインターフェース記述(質問)確に記述され、ごれちのインターフェース信号に対して、図2(a)の位に示すサブブロックの様式が、ピペイピアコードレベルで記述され、より詳細には、D<=A+

1 (入力Aに1加算するインクリメンタで出力がD)、E<=A+B(入力A、Bの加算器で出力がE)、F<=B-C(入力B、Cの複算器で出力がF)、が記述されている。

【0012】なお、図2に示すパヘイパアレベル、ゲートアベル、トップアベルの回路配送におけるシンタックスは、競児を発現とするために要認を示したものためり、毎点のベードウェア配送曾語の文法に正確に準拠したものではない。

【0016】一方、図2(b)に示すように、ゲートレベル配送のサブプロックGAには、ライブラリ等に基本単位として要軟されている、第1及び第2の入力短子をIN1、IN2とし出力をOUTとするANDゲート(A)、ORゲート(B)、インベータゲート(C)、及びインベータ(D)が配送され、ANDゲート(A)の第1の入力婦子とORゲート(B)の第2の入力婦子に信号」に接続され、ANDゲート(A)の第2の入力婦子とORゲート(B)の第2の入力婦子に信号に接続され、ANDゲート(A)の出力はインベータ(D)の入力に接続されると共に、信号に接続され、ORゲート(B)の出力はインベータ(D)の入力に接続されると共に、信号に接続され、ORゲート(B)の出力はインベータ(D)の入力に接続されると共に、信号Hに接続され、インベータ(D)の出力は信号Iに接続され、インベータ(D)の出力は信号Iに接続され、インベータ(D)の出力は信号Iに接続され、インベータ(D)の出力は信号Iに接続され、インベータ(D)の出力は信号Iに接続され、インベータ(D)の出力は信号Iに接続され、インベータ(D)の出力は信号Iに接続され、インベータ(D)の出力は信号Iに接続され、インベータ(D)の出力は信号Iに接続され、インベータ(D)の出力は信号Iに接続され、インベータ(D)の出力は信号Iに接続され、インベータ(D)の出力は信号Iに接続される。

[0017]図2(c)に示すように、トップブロックにおいて、どくイアアスク配送のサブブロックBEの信号では論理的に使用しない信号であり、ゲートレスク配送のサブブロックGAの信号しはツミュアーション結果を製剤しない信号である。

[0018] このようなジュュアーションキデルに対して、 にく人 アアレスルのジュュアータとゲートレストのシュュアータとがートレストのシュュアータを用いて統合シュュアーションを行う気を以下に致男する。

【0019】図1を参照して、サブプロック格勢手段1には、例えば図2に示した(A~F)信号をインターフェース信号とするにヘイピアレベル配近のサブブロック が格納されており、サブプロック格約手段2には、例えば図2に示した(G~L)信号をインターフェース信号とするゲートレベル配近のサブプロック格納されているサントレベル配近のサブフロック格納されているサンプロック格約手段3には、サブブロック格約手段2に格納されているサンフロックをそれぞわの信号、例えば図2に示したように、(A~G)、(B~H)、(C~I)、(D~I)、(E~K)で接続し、論理的に使用しない信号(F)とジュレーション結果を観測しない信号(L)は未接続とされたトッププロックモデルが格納されているけっていまませんである。

【0020】不要信号抽出手段4は、サブブロック格納手段1とサブブロック格納手段2とトップブロック格納手段2とトップブロックで編手段3に格納されている情報から、トップブロックで編

選的に使用されていない、サブプロック格勢手段1に格別されている、サブプロックのインターフェース信号(F)と、シミュレーション結果を観測しない、サブブロックのインターフェース信号(F)と、シミュレーション格響手段2に格勢されている、サブブロックの数字長2に格勢する。図3は、図2のトッププロックへ結2年的に使用されていないか、ジュレーション・は果を観測しないキサブフロック(12イビアンス・メート・レスル)のインターフェース信号を抽出した不更信号の一男を示す図であり、昇ましくは不更信号名、サブプロック名、超類との対応からなる情報が不要信号格割手段5に格勢される。

【0021】不要信号内部処理手段6は、不要信号格納手段5に格納されている情報より、サブブロック1に格約されている作名はで、サブブロック1に格約されている作名(F)をインターフェース信号から開除したモデル、具体的には図4(a)に示すように、信号(F)をインターフェースを宣言している記述(OUTPUT D.E.F)から解除し(図4(a)のだヘイピアレベルBEのサブブロックの回路記述のインターフェースの宣言機から信号をが解除され、OUTPUT D.Eとされている)、信号(F)に出力が接続されている検算プロック(B~C)を、論理的には意味を特だないグローズルな信号(GND、最短)に代入したモデル(GND<=B-C)をサブフロック格割手段7に格納する。

[0022] サブプロック格納手段2に格納されているグートレベル配送のサブブロックGAに対しては、信号(L)をインターフェース信号から削除したモデル、具体的には、図4(b)に示すように、信号(L)をインターフェースを宣言しているところから削除し、信号(L)に出力しているインベータD[NOT]の出力信号(GND)に代入したモデル(JON00T(D)、GND)信号(GND)に代入したモデル(JON0T(D)、分かサブプロック格納手段7とサブブロック格納手段7とサブブロック格納手段7とサブブロック格納手段7とサブブロック格納手段7とサブブロック格納手段7とサブブロック格納手段7とサブブロック格納手段7とサブブロック格納手段7とサブブロック格納手段7とサブブロック格納手段7とサブブロック格納手段7とサブブロック格納手段7とサブブロック格納手段7を強弱した、サブブロック格納手段7を強力でいるサブブロックを接続した、トップブロック格納手段7となるでは出来るでいるサブダロックを接続した、トップブロックを接続した。トップブロックを接続した。トップブロック格納手段7との18年間では出来る。

10023 試合シミュレーション実行手段10は、トッププロック格約手段9に格納されているトッププロック権網により、サププロック格納手段7に格納されているトッププロック情報により、サプフロック格が手段7に格納されているピヘイピアレベル記述のサププロック格約手段8に格納されているゲートレベル記述のサププロック格約手段8に格納されているゲートレベル記述のサププロックに対してはゲートレベルジュレーション実行手段12でジュレーションを統合実行し、そのシェフレーション結果格納手段12でジュレーション結果格納手段13に格納する。

【0024】本発明の上配実施形態によれば、1つのシミュレーションモデルを複数のサブブロックに分割し、

複数のツペュレータに割り当てたツペュレーションする際に、キャプノロッのインターフェース信号のうち、トップノロックに襲退的に使用されていた。信号や、ジペュレーション結果を裁判しない信号を抽出し、抽田された信号をキサプロックの人とターフェース信号かられた信号をキサプロックのインターフェース信号が行れた信号をキサプロックのインターフェース信号が行政を行った被要のツペュレーを使用した、この影だなツペュレーションモデルを自動的に存成し、この影だなツペュレーションモデルでは、ローグョンを行うににより、ペュレージョンを行うににより、ペニレータ間で現代のイン・ファッフーションを行うにとにより、海数でない、コレータの法契信教を必要最近限を行るツペュレーションを行うにとれた。

[0025

【発明の効果】以上説明したように、本売明によわば、マッププロックで翻選的に使用されていない信号やシュューション結果を観測しない信号を抽出し、抽出された信号を各サププロックのインターフェース信号から開除したジュューションモデルを作成する。このジュレーションモデルで対して、各サププロックに対応した複数のジュューーを使用してジュューーションを行うにとばれる。マニュークの法受信数を必要表現限に創設することができ、複数のジュューーを用いた統合ジュューーションを高達化することができる。

【0026】また、本発明によれば、シミュレーション本デル自体に対してシミュレーション高速化のための最適化を施すようにしたため、上配時限平5-258002号公開に提案の方式で必要とされた、シミュレータに対する改造は全く不要とされ、いかなるシミュレータを使用する場合でも適用できると共に、上配券限平5-258002号公銀に提案されるデータの法受信等を認要呼び出しで行う方式を採用したシミュレータに対しても適用することができることはの動である。

【0027】また、上記物閉平5-258002号公職に接換される方式は、シミュレータ同のデータの送受信並びにイベント発生時刻の管理を閲覧呼び出して行っており、既存のシミュレータを使用する場合は、シミュレータのソースコードレベルでの改造が必要となり、シミュレータが著作権等の関係でソースコードレベルでの改造が必要となり、シミュレータが著作権等の関係でソースコードレベルでの改造が必要とある場合はこの方式は適用できない。

【0028】これに対して、本苑別によれば、シミュレーションモデル自体に対してシミュレーション高速化のための最適化を施すようにしたため、シミュレータに対する改造は全へ必要が無へ、いかなるシミュレータを使用する場合でも適用することができる。

【0029】なお、本苑明によれば、シュュアーションモデルに対してシュュアーション高速化のための最適化を行うものであるため、上面時間平5~258002号公頼に提案されるデータの送受信等を関数呼び出しで行

Œ

[図]

5 方式を採用したシミュレータに対しても適用するごと ができることは勿覧である。

【図面の簡単な説明】

はゲートレベルのサブブロック、 (c) はトップブロッ り、 (a) はどへイピアレベルのサブブロック、 (b) 【図2】本発明の一実施形態の説明で参照する図であ 【図1】本発明の一実施形態の構成を示す図である。

【図3】本発明の一実施形態の説明するための図であ クの一例を示す図である。

り、図2のトップブロックで輪廻的に使用されていない む、シミュレーション結果を観閲しない各サブブロック (ピヘイピアレベル、ゲートレベル) のインターフェー ス信号を抽出した不要信号の一例を示す図である。

3 に示す不要信号を各サブブロックから外部に出ないよ うに処理した一例を示す図である。

[符号の説明]

サブブロック格納手段 (ピヘイピアレベル)

トッププロック格割手段

サブブロック格謝手段 (ゲートレベル)

不要信号抽出手段

不要信号内部処理手段 不要信号格納手段

サブブロック格散手段(アヘイ パアフペタ)

サブブロック格納手段 (ゲートレベル)

トップブロック格納手段

アヘイアアフヘラシミュフーション実行手段 10 統合シミュアーション実行手段

ゲートレベルシミュレーション実行手段

12

ロック (ゲートレベル)、トップブロックに対して、図

[図2]

り、因2のヤンブロック (ピヘイピアレベル)、サンブ

【図4】本発明の一貫施形態の説明で参照する図であ

13 シミュアーション結果格林手段

[図4]

UTTO A. A. C. CONTEST D. E. 3-4 = 05 1+1+1 (a) サブプロック田(セヘイピアレベル)

OUTTO D. L. P.

(4) サブブロックIUピヘイピアレベル)

JOIR STT(19), TH(09), II 142(A), 1P2(B), I BIGA DRICKA, J DETCA), 18(C). 5 2016 OET(0), C20 Josseph Joseph J NETAKCO C. B(EDT) INTER 3, K COTTEST C. B. 1 INSTINCT A(AD) 1897 18 08775 077 (D) サブブロックロ(ザートレベル)

> TECCA, IPECO), C INICA), INICO), f

INTOT 1.1 COTTOT C. E. 1.1 INSTANCE A(ATO)

ナブブロックロ(ゲートレベル)

TON INCO. 6 T(0), (1(0), 1

DETINET OFF ASTANCE B(CE) THE !!! 14. MPT 131, 182 OFF (C), 1 1018 047(9), L

INPUT I.I OUTFOT G.A.I DIN ACHD, CCAN HOLI CCEN, ICAN HOLI CCEN, ICAN JOHN BERN, ICAN JOHN BERN, ICAN 17.7 E-1 (17-1 m/2) (c) -1

INTERPED IN THE STATE OF THE ST

(d.--(d.) 17.7.4.0

(1.44.34.3) E

[c] },770,7

兴37-997結果

格納手段

兴31~91次行手段 17.7.091格納手段 不要信号格制手段 不要信号的出手段 97.7.0,1格納手取 (+,-HM.+) (+,-+hv.+) *** Ξ 97.7.09/格帕手段 代:1-93/实行手段 47.7.0%格納手段 不要信号内部処理手段 (t' 4(t' 714'B) (F_1/E_TM,B) E. VIE. THY. B 0 トップブロック 統合火、31-7,37 トップブロック 实行手段 格製學股 存在平安

信号名	サブブロック名	資
נפי	BE(t. v/t. 1hv. h)	論理的に未使用
1	(4, v4i-,4) FD	いなしばい 関しない。 関を重ねたのーイェミル

(2)